本报讯 (记者张文湘 见习记者占健宇)11月8日,集益威半导体(上海)股份有限公司(以下简称“集益威”)披露更新后的首次公开发行股票并在科创板上市招股说明书(申报稿)(以下简称“招股说明书”)。
根据集益威披露的招股说明书,2023年至2025年,集益威分别实现营业收入1649.00万元、3.10亿元和3.89亿元;实现归属于母公司所有者的净利润分别为-1.27亿元、-3639.91万元、1263.94万元,2025年实现扭亏为盈。2026年1月至6月,集益威实现营业收入2.82亿元;实现归属于母公司所有者的净利润为6221.83万元,已超过2025年全年的归母净利润。
资料显示,集益威主要从事高速互连芯片、IP(知识产权)及相关定制专用芯片的研发、设计与销售,产品主要应用于人工智能、数据中心、网络电信与无线基站等领域。该公司以高速SerDes(串行器/解串器)技术为底层核心,一方面纵向拓展高速互连芯片与相关定制专用芯片业务,已实现可支持400G/800G光模块应用的高速光数字信号处理芯片(oDSP)、支持400G/800G以太网数据传输的板级中继芯片(Retimer)以及家庭终端网关定制专用芯片(ASIC)的产业化;另一方面深耕高速互连IP授权业务,已实现单通道56G、112G以及224G速率的SerDes IP授权。
募集资金用途方面,集益威拟募集资金30亿元,其中11.171亿元用于面向人工智能及数据中心领域高速互连通信芯片研发及产业化项目,8.055亿元用于基于高速互连及数据转换核心IP的多场景ASIC芯片研发及产业化项目,6.447亿元用于前沿技术研发项目,4.327亿元用于补充流动资金。
(编辑 张文玲)